

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09312669 A

(43) Date of publication of application: 02.12.97

(51) Int. CI

H04L 12/56 G10H 1/00 H04L 7/00

(21) Application number: 08147808

(22) Date of filing: 20.05.96

(71) Applicant:

YAMAHA CORP

(72) Inventor:

**FUJIMORI JUNICHI INAGAKI YOSHIHIRO** 


#### (54) DATA TRANSMISSION SYSTEM


#### (57) Abstract:

PROBLEM TO BE SOLVED: To eliminate a jump of a count value due to deviation of a clock oscillation circuit by providing a reception node which controls a read of pieces of data according to clocked time data on a part corresponding to the clocked time of a 1st clock as to synchronized clocked time data.

SOLUTION: When а crystal oscillator transmission-side node 10 oscillates at a frequency a little higher than that of a crystal oscillator in a reception-side node 20, the counting operation of an internal cycle time counter 53 is gradually delayed and the count value becomes smaller than the value of cycle start data X. Namely, delay is caused. The value of the counter 53 should be extracted at a point 326.00 of time, but extracted at a point 325.75 of time. At the point of time, the counter 53 is rewritten to 326.00, and counted up thereafter corresponding to the clock of the internal crystal oscillator. The value of a cycle time register 54 is one clock faster than the internal clock, but the advance is absorbed by the operation of a clock generating circuit 23. Further, an advance is also adjusted as well.

COPYRIGHT: (C)1997,JPO





#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-312669

(43)公開日 平成9年(1997)12月2日


技術表示箇所			
頁)			
04075 八株式会社 具浜松市中沢町10番1号			
			ヤマハ株式
ヤマハ株式			
ŧ			

#### (54) 【発明の名称】 データ伝送方式

#### (57) 【要約】

【課題】 擬似的同期方式において、各ノード毎に設けられたクロック発振回路の発振周波数のずれによって生じるカウント値の飛び越しを無くし、データを正確に再現できるようにする。

【解決手段】 擬似的同期方式によるデータ伝送方式は、内蔵された発振回路の発生するクロックに従ってそれぞれ非同期で動作する複数のノードが接続された通信ネットワーク上で、複数のノードの中のある1つのノードが通信ネットワーク上に基準信号を送信し、他の1つのノードがその基準信号に対する経過時間を示すタイムデータと共に時系列的な配列を有する複数のデータ列を送信することによって、複数のノード間で同期通信が行えるように構成されている。送信ノードは、第1のクロックの2倍以上の周波数の第2のクロックに従って計時時間データを発生し、送信ノードからのタイムデータの入力に応じて計時時間データの全ビットをタイムデータに同期化し、同期化された計時時間データのうち第1のクロックの計時時間に相当する部分の計時時間データに基づいて複数のデータの読み出しを制御する。



30

#### 【特許請求の範囲】

【請求項1】 内蔵された発振回路の発生するクロック に従ってそれぞれ非同期で動作する複数のノードが接続 された通信ネットワーク上で、前記複数のノードの中の ある1つのノードが基準信号を前記通信ネットワーク上 に送信し、前記複数のノードの中の他の1つのノードが 前記基準信号に対する経過時間を示すタイムデータと共 に時系列的な配列を有する複数のデータ列を送信するこ とによって、前記複数のノード間で同期通信が行えるよ うに構成されたデータ伝送方式において、

第1のクロックに従って前記タイムデータ及び前記複数 のデータ列を送信する送信ノードと、

前記第1のクロックの2倍以上の周波数の第2のクロッ クに従って計時時間データを発生し、前記送信ノードか らの前記タイムデータの入力に応じて前記計時時間デー タの全ビットを前記タイムデータに同期化し、同期化さ れた計時時間データのうち前記第1のクロックの計時時 間に相当する部分の計時時間データに基づいて前記複数 のデータの読み出しを制御する受信ノードとを具備する ことを特徴とするデータ伝送方式。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、ディジタルオー ディオデータなどのように所定周期で時系列的に変化す るデータを通信ネットワークを介して伝送するデータ伝 送方式に係り、特に専用の同期信号線を設けなくても、 伝送されたデータに基づいて受信側で時系列的な変化の 状態を考慮した形で正確に元のデータを再現することが できるように構成されたデータ伝送方式に関する。

#### [0002]

【従来の技術】ネットワークを介したデータ伝送方式に は、大別すると、同期方式と非同期方式とがある。一般 に同期方式は、送信側と受信側との間を専用の同期信号 線などを設け、それに同期するようにしてデータを伝送 しているので、受信側は送信されてきたデータに基づい て元のデータを正確に再現することができる。従って、 同期方式のデータ伝送方式は、受信側における情報の時 間的位置の正確な再現が要求されるディジタルオーディ オデータなどの伝送に適した方式である。しかし、別途 同期信号線を設けたり、送受信間で同期をとるための構 成が必要である。また、同期方式による通信中はそのた めだけに回線が専用されるため、通信方式としての汎用 性に欠けるという欠点があった。これに対して、非同期 方式は、専用の同期信号線などを確保する必要がないた め、パソコン通信などのように文字データや静止画デー タを送信する場合などに適している。しかしながら、非 同期方式で採用しているパケット送信では、データ本来 の時間的な位置の情報が欠落してしまうことになるの で、ディジタルオーディオデータなどの伝送には適して いない。

[0003]

【発明が解決しようとする課題】そこで、最近では各ノ ードが個別にクロック発振回路とそのクロックをカウン トするクロックカウンタとを備え、送信側のノードがパ ケットデータの先頭にデータの時間的位置を示す時間デ ータ(タイムスタンプ)を付与してネットワーク上にデ ータを伝送し、受信側のノードがその時間データと内部 のクロックカウンタのカンウト値を比較し、両者が不一 致の場合にそのカウント値を時間データで補正し、補正 10 されたクロックカウンタのカウント値に基づいてデータ を順次再生するという擬似的な同期方式を採用するよう になった。このような擬似的な同期通信方式を規定した ものとして、例えばIEEE1394がある。すなわ ち、この擬似的同期方式では、各ノードのクロック発振 回路が完璧に同じ周波数で発振するとは限らず、ある程 度の誤差が存在することを認めた上で、その誤差による ずれを同期タイミング毎すなわち時間データを受信する 毎にその時間データに合わせて、クロックカウンタのカ ウント値を修正するという手法を採用している。このカ ウント値を修正する場合、カウント値として同じ値を繰 り返したり、プラス方向に飛ばしたりすることは認める が、マイナス方向に逆戻りさせることだけは認めないと いうルールに従っている。このようなルールに従って、 ディジタルオーディオデータなどを伝送されたデータに 基づいて受信側で時系列的な変化の状態を考慮した形で 正確に元のデータとして再現する際に、カウント値がプ ラス方向に飛ぶと、飛んだ分のデータの読み出しが行わ れなかったり、最悪の場合飛んだ分のデータがタイムス タンプによって指定されていた場合にはそれ以降のパケ ットデータの再生が正しく行われなくなるという問題が 生じた。また、プラス方向への飛び越しを認めているた めに、クロックを生成するための回路が複雑になってし まうという問題もあった。この発明は上述の点に鑑みて なされたもので、擬似的同期方式において、各ノード毎 に散けられたクロック発振回路の発振周波数のずれによ って生じるカウント値の飛び越しを無くし、データを正 確に再現することのできるようにしたデータ伝送方式を 提供するものである。

2

[0004]

【課題を解決するための手段】この発明に係るデータ伝 40 送方式は、内蔵された発振回路の発生するクロックに従 ってそれぞれ非同期で動作する複数のノードが接続され た通信ネットワーク上で、前記複数のノードの中のある 1つのノードが基準信号を前記通信ネットワーク上に送 信し、前記複数のノードの中の他の1つのノードが前記 基準信号に対する経過時間を示すタイムデータと共に時 系列的な配列を有する複数のデータ列を送信することに よって、前記複数のノード間で同期通信が行えるように 構成されたデータ伝送方式において、第1のクロックに 50 従って前記タイムデータ及び前記複数のデータ列を送信

40

する送信ノードと、前記第1のクロックの2倍以上の周 波数の第2のクロックに従って計時時間データを発生 し、前記送信ノードからの前記タイムデータの入力に応 じて前記計時時間データの全ビットを前記タイムデータ に同期化し、同期化された計時時間データのうち前記第 1のクロックの計時時間に相当する部分の計時時間デー タに基づいて前記複数のデータの読み出しを制御する受 信ノードとを具備することを特徴とする。

【0005】通信ネットワークに接続された複数のノー ドの中の1つが送信ノードとなり、他の1つが受信ノー ドとして動作する場合、送信ノードは第1のクロックに 従ってタイムデータと複数のデータ列を通信ネットワー ク上に送信する。そして、受信ノードは第1のクロック の2倍以上の周波数である第2のクロックに従って計時 時間データを発生する。例えば、第2のクロックが第1 のクロックの4倍の周波数であれば、受信ノードの計時 時間データの分解能も4倍となる。従って、受信ノード はタイムデータの入力に応じて計時時間データの全ビッ トをタイムデータに同期化しているので、送信ノードと 受信ノードのそれぞれの発振回路の発振周波数が徐々に ずれた場合でも、そのずれ巾は第1のクロックの周期の 4分の1程度に抑えることができる。第2のクロックの 周波数を8倍にすれば、8分の1程度に抑えることがで きる。従来のように計時時間データが同じ値を繰り返し たとしても、そのずれ巾は第1のクロックの周期の4分 の1程度であり、また、計時時間データがプラス方向に 飛んだりすることはないため、ディジタルオーディオデ ータなどのような時系列的な変化の状態を考慮したデー タを受信ノード側で正確に再現することができるという 優れた効果がある。

#### [0006]

【発明の実施の形態】以下、添付図面を参照して、この 発明の実施の形態を詳細に説明する。図2はこの発明に 係るデータ伝送方式の一実施の形態の全体構成を示す概 略プロック図である。図3はこのデータ伝送方式によっ て伝送されるデータの構成例を示す図である。なお、本 明細書中では、前述のIEEE1394の通信方式に従 ってデータ伝送が行われる場合を例に説明する。図では 送信側ノード10、受信側ノード20、及びその他のノ ード30、40が通信ネットワーク90を介して接続さ れている場合を示す。以下では、説明の便宜上、送信側 ノード10と受信側ノード20との間のデータ伝送につ いてだけ説明するが、これ以外にも多数のノードが接続 されていてもよいし、送信側ノードと受信側ノードだけ が接続されていてもよいし、送信側ノード10と受信側 ノード20との結合されたもの同士(ノード30とノー ド40)のデータ伝送でもよいことは言うまでもない。 この実施の形態では、ノード30が図3のようなノーマ ルサイクルピリオド125μsecの同期信号 (сус 1 e sync) に対応したサイクルスタートパケット

信号を順次出力している場合において、送信側ノード1 0が図3のようなデータ列を通信ネットワーク90に送 信し、そのデータ列9を受信側ノード20が受信して再 現する場合について説明する。

【0007】送信側ノード10において、データ生成回 路11は、図示していない内蔵の水晶発振器によって生 成された所定周波数(例えば、周波数24.576MH z (周期約40nsec)) のクロックに応じて動作 し、所定のサンプリング周期Tの時系列的な配列を持つ 10 複数のデータを順次生成し、出力するもので、例えば、 ディジタルオーディオ信号の順次サンプルデータを出力 する。例えば、データ生成回路11は、CD (コンパク トディスク) プレイヤーのようなオーディオ再生装置を 含んでいてもよいし、あるいは楽音サンプルデータをリ アルタイムで合成する楽音合成装置のようなものを含ん でいてもよい。データ生成回路11から出力されるデー タのサンプリング周期Tは、そのデータソースに応じ て、適宜可変されるようになっていてもよい。

【0008】データ生成回路11から出力されたデータ は、その時系列順に送信データバッファ12に一時的に 記憶される。送信データバッファ12は非同期で入出力 動作するバッファレジスタである。カウンタ回路13 は、タイムスタンプデータすなわち時間データを作成す るものであり、図示してない水晶発振器によって生成さ れた所定周波数のクロックをカウントする32ビット構 成のランニングカウンタのようなものである。ネットワ ークインターフェイス14は、所定の送信割り込み周期 (前述のノード30の出力する同期信号(cycle sync))に同期して送信データバッファ12に一時 的に記憶してあるデータを基にして図3のような1アイ 30 ソクロノスサイクル (isochronous cyc 1 e) に相当するデータ列9 (以下「サイクルパケット 列」とする)を構成し、それを通信ネットワーク90に 送信する。

【0009】サイクルパケット列9は図3に示すよう に、サイクルスタートパケット91と同期データパケッ ト群92と非同期データパケット群93とから構成され る。サイクルスタートパケット91は、32ビットで構 成され、その上位20ビットがそのサイクルパケット列 9のサイクルタイミングを示すデータであり、下位12 ビットがそのサイクルパケット列9が通信ネットワーク 90上の同期信号 (cycle sync) からどれだ けの時間遅れで送信されたのかを示すサイクルスタート データ X を示すデータである。同期データパケット群9 2は擬似同期信号処理の対象となる複数 P 個のパケット データで構成される。図では、一例としてチャンネル」 からチャンネルNまでの5個の同期データパケットが示 されている。この同期データパケットの数Pは任意に設 定可能である。さらに、各同期データパケットは所定数 Q個のデータと、その中のいずれか1つ(この実施の形

30

40

態では、最初のデータ) の時間位置を示すタイムスタン プデータとからなるグループを複数個有する。この実施 の形態では、4個のデータと、1個のタイムスタンプで 1つのグループが構成される。すなわち、図では、4個 のデータD1~D4、D5~D8に対して1個のタイム スタンプデータT1、T2がそれぞれ設けられている。 タイムスタンプデータ T1 は最初のデータ D1 の時間位 置を、タイムスタンプデータT2はデータD5の時間位 置をそれぞれ示す。従って、各同期データパケットは (Q+1) 個のデータグループの整数倍で構成される。 なお、ディジタルオーディオデータを通信する関係上、 データがQ個に満たなくても送信する場合があるがこれ については詳細説明を省略する。非同期データパケット 群93は非同期信号処理の対象となる複数R個のパケッ トデータで構成される。図では一例としてパケットB及 びパケットCの2個のパケットデータが示されている。 なお、非同期データパケットは存在していなくてもよ

【0010】受信側ノード20において、ネットワーク インターフェイス24は通信ネットワーク90を介して 送信されてきたサイクルパケット列9を受信し、それを 受信した順番で時系列的に受信データバッファ22に一 時的に記憶する。受信データバッファ22は、非同期で 入出力動作するバッファレジスタである。クロック生成 回路23は、受信したサイクルパケット列9のサイクル スタートパケットの中のサイクルスタートデータXに基 づいて、送信側ノード10のデータ生成回路11から供 給されたデータと同じオリジナルのサンプリング周期T を再現するものである。データ生成回路21は、クロッ ク生成回路23から与えられる再現されたサンプリング 周期Tに従い、受信データバッファ22に一時的に記憶 されているデータを順次読み出して再生する。読み出さ れたデータは適宜利用される。再生されたデータを如何 なる形態で利用するかは、任意である。例えば、そのま まD/A変換してからスピーカ等から発音するようにし てもよいし、あるいは、エフェクト等の処理を施してか らスピーカ等から発音する若しくは処理済みのデータを 外部に送出するようにしてもよい。

【0011】受信側ノード20の詳細構成を図1を用いて説明する。図1において、サイクルタイム抽出回路51は、送信されてきたサイクルパケット列9の中からサイクルスタートパケット91を抽出し、そのサイクルスタートパケットデータを受信サイクルタイムレジスタ52に出力し、残りの同期データパケット群92及び非同期データパケット群93をデータ分離回路55に出力する。受信サイクルタイムレジスタ52は、34ビット構成のレジスタであり、下位2ビットには『00』の定数を予め格納しており、その上位32ビットにサイクルタイム抽出回路51によって抽出された32ビット構成のサイクルスタートパケットデータを一時的に記憶すると

6

共に34ビット構成のデータをそのまま内蔵サイクルタ イムカウンタ53に転送する。内蔵サイクルタイムカウ ンタ53は、受信ノード20に内蔵されている水晶発振 器から出力される発振周波数98.304MHz(周期 約10 n s e c) のクロックをカウントする34ビット 構成のカウンタであり、受信サイクルタイムレジスタ5 2から転送されて来るデータによって順次内容が書き換 えられる。なお、受信サイクルタイムレジスタ52と内 蔵サイクルタイムカウンタ53との34ビットのカウン ト値が異なる場合にだけ、内蔵サイクルタイムカウンタ 53の値を書き換えるようにしてもよい。サイクルタイ ムレジスタ54は、内蔵サイクルタイムカウンタ53の 上位32ビットのカウント値を常時記憶するものであ る。従って、内蔵サイクルタイムカウンタ53の上位3 2ビットのカウント値が変化したり、書き換えられた場 合には、それに応じてサイクルタイムレジスタ54の値 も変更される。これら受信サイクルタイムレジスタ5 2、内蔵サイクルタイムカウンタ53及びサイクルタイ ムレジスタ54の関係を図示すると、図4のようにな る。図から明らかなように受信タイクルタイムレジスタ 52の34ビットデータがそのまま内蔵サイクルタイム カウンタ53に出力され、内蔵サイクルタイムカウンタ 53の上位32ビットデータがそのままサイクルタイム レジスタ54に出力されるという関係になる。

【0012】データ分離回路55は、同期データパケッ トを構成するパケットデータの中からタイムスタンプデ ータを抽出し、そのタイムスタンプデータをタイムスタ ンプレジスタ56に出力し、残りのデータを受信データ バッファ22に出力する。例えば、図3のように、4個 のデータD1~D4に対して1個のタイムスタンプデー タT1が設けられている場合には、最初のタイムスタン プデータT1がタイムスタンプレジスタ56に出力さ れ、残りのデータD1~D4が受信データバッファ22 に出力される。なお、データ分離回路55は非同期デー タパケット群のパケットデータに対しては何も行わず、 受信データバッファ22にデータをそのまま転送する。 タイムスタンプレジスタ56はデータ分離回路55によ って分離されたタイムスタンプデータT1を一時的に格 納する。比較回路57は、サイクルタイムレジスタ54 とタイムスタンプレジスタ56との格納値を比較し、両 者が一致した場合に一致信号(クロック信号)をゲート 回路58を介してクロック生成回路23の位相差検出回 路61に出力する。

【0013】ゲート回路58は、フリップフロップ回路5Aの出力がハイレベル"1"の時に比較回路57から出力される一致信号を位相差検出回路61にそのまま出力するスルー状態となり、フリップフロップ回路5Aの出力がローレベル"0"の時に比較回路57の出力を遮断するゲート状態となる。検出回路59は、内蔵サイクルタイムカウンタ53の下位2ビットの値が『00』に

20

30

なったかどうかを検出し、『00』になった時点でフリ ップフロップ回路5Aのセット端子Sにセット信号を出 カし、フリップフロップ回路5Aの出力Qをハイレベル "1"にセットする。フリップフロップ回路5Aは、セ ット端子Sに検出回路59からの検出信号を、リセット 端子Rにゲート回路58を介して比較回路57の一致信 号を入力し、その出力Qをゲート回路58のゲート制御 端子に出力する。

【0014】クロック生成回路23は、位相差検出回路 61、VCO62及びQ分の1の分周回路63から構成 されるPLL回路であり、ゲート回路58を介して入力 する比較回路57からの一致信号に基づいて動作する。 ここで、Qは、前述のように同期データパケットの1グ ループを構成するデータ数である。従って、データ数Q が4個の場合に、分周回路には4分の1分周器を、8個 の場合には分周回路には8分の1分周器を用いる。デー タ生成回路21は、読み出し制御回路71及びD/A変 換回路72から構成される。読み出し制御回路71は、 クロック生成回路23のVCO62からのクロックに同 期して、受信データバッファ22に格納してあるデータ を順次読み出し、それをD/A変換回路72に出力す る。D/A変換回路65は読み出し制御回路71によっ て読み出されたデータをアナログ信号に変換する。

【0015】以下、図1の受信側ノード20の動作を図 5を用いて説明する。図5は、縦軸に時間経過を示し、 その時間経過における受信サイクルタイムレジスタ5 2、内蔵サイクルタイムカウンタ53及びサイクルタイ ムレジスタ54のそれぞれの値の変化の様子を示すもの である。図5 (A) は、送信側ノード10の内蔵の水晶 発振器が受信側ノード20の内蔵の水晶発振器よりも若 干大きな周波数で発振している場合を示し、図5 (B) は、逆に送信側ノード10の内蔵の水晶発振器が受信側 ノード20の内蔵の水晶発振器よりも若干小さい周波数 で発振している場合を示す。

【0016】まず、図5(A)の場合について説明す る。送信側ノード10の内蔵の水晶発振器が受信側ノー ド20の内蔵の水晶発振器よりも若干大きな周波数で発 振すると、内蔵サイクルタイムカウンタ53のカウント 動作が徐々に遅れて、そのカウント値が受信したサイク ルスタートパケットに含まれる下位12ビットのサイク ルスタートデータXの値よりも小さくなる。このような 場合を遅れが生じた状態という。すなわち、『326』 のサイクルスタートデータXを含むサイクルスタートパ ケットは本来内蔵サイクルタイムカウンタ53の値が 『326.00』の時点t4で、サイクルタイム抽出回 路51によって抽出されなければならないが、遅れが生 じた状態では、サイクルタイムカウンタ53の値が『3 25. 75』の時点t3で抽出される。従って、そのサ イクルスタートデータXの抽出された時点t3で内蔵サ イクルタイムカウンタ53の値は『326.00』に書

き換えられ、これ以降は内蔵の水晶発振器のクロックに 応じて順次カウントアップが行われる。このような内蔵 サイクルタイムカウンタ53のデータ書き換え処理に応 じてサイクルタイムレジスタ54の値は内蔵の水晶発振 器の1クロック分だけ進んで変化するようになる。そし て、比較回路57から出力される一致信号の出力タイミ ングも若干長くなるが、それはクロック生成回路23す なわちPLL回路の動作に吸収される。なお、小数点以 下の数字は2ビットで表現されているので、図では『. 00』、『. 25』、『. 50』及び『. 75』のよう に表示している。

【0017】次に、図5 (B) の場合について説明す る。送信側ノード10の内蔵の水晶発振器が受信側ノー ド20の内蔵の水晶発振器よりも若干小さな周波数で発 振すると、今度は内蔵サイクルタイムカウンタ53のカ ウント動作が徐々に進み、そのカウント値が受信したサ イクルスタートパケットに含まれる下位12ビットのサ イクルスタートデータXの値よりも大きくなる。このよ うな場合を進みが生じた状態という。すなわち、『32 5』のサイクルスタートデータXを含むサイクルスター トパケットは本来内蔵サイクルタイムカウンタ53の値 が『325.00』の時点 t1で、サイクルタイム抽出 回路51によって抽出されなければならないが、進みが 生じた状態では、サイクルタイムカウンタ53の値が 『325.25』の時点t2で抽出される。従って、そ のサイクルスタートデータXの抽出された時点 t 2で内 蔵サイクルタイムカウンタ53の値は『325.00』 に書き換えられ、これ以降は内蔵の水晶発振器のクロッ クに応じて順次カウントアップが行われる。この進みが 生じた状態の場合には内蔵サイクルタイムカウンタ53 のデータ書き換え処理に応じてサイクルタイムレジスタ 54の値は変化しないが、検出回路59によって内蔵サ イクルタイムカウンタ53の下位2ビットの値が『0 0』になったことが検出される。すなわち、検出回路5 9は時点 t 2と時点 t 1の短時間の間に『00』を検出 し、フリップフロップ回路5Aのセット端子Sにセット 信号を出力し、フリップフロップ回路5Aの出力Qをハ イレベル "1" にセットするようになるので、比較回路 57からも同じように短時間の間に連続して一致信号が クロック生成回路23に出力されるが、この場合もこの クロック生成回路23すなわちPLL回路の動作に吸収 され、影響はない。このような内蔵サイクルタイムカウ ンタ53のデータ書き換え処理に応じてサイクルタイム レジスタ54の値は内蔵の水晶発振器の1クロック分だ け遅れて変化するようになる。そして、比較回路57か ら出力される一致信号の出力タイミングも若干ずれる が、それはクロック生成回路23すなわちPLL回路の 動作に吸収される。上述の実施の形態によれば、内蔵サ イクルタイムカウンタ53の飛びをなくせるので、タイ 50 ムスタンプレジスタとコイクルタイムレジスタ54との

比較回路が簡単に構成できると共にディジタルオーディオデータのジッタ量を小さくすることができる。また、内蔵サイクルタイムカウンタ53が小数部で補正されるようになるので、ディジタルオーディオデータのジッタは時間軸上に分散されるので、クロック生成回路23すなわちPLL回路でフィルタリングし易くなる。

【0018】なお、上述の実施の形態では、同期データ パケットの1グループを構成するデータ数が4個の場合 について説明したが、これに限らず、3以上の値であれ ばよい。更にはQを2のべき乗の値とすれば、割算演算 を簡単化できるので、好ましい。また、タイムスタンプ データの付加されていないデータに対して、それぞれ固 有の時間データを付加する処理を行い、各データ毎の固 有の時間データを参照して再生読み出しを行うようにし てもよい。上述の実施の形態では、内蔵サイクルタイム カウンタに下位2ビットを追加して、カウントクロック を 4 倍にする場合について説明したが、別のレジスタな どを設けてもよい。また、上述の実施の形態では、受信 側ノードが送信側ノードの4倍の周波数(98.304 KHz)で動作する場合について説明したが、送信側ノ ードが受信側ノードと同じ周波数で動作し、通信ネット ワーク上にデータを送信する場合に通常の周波数(2 4. 576KHz) で送信するようにしてもよい。上述 の実施の形態では、サイクルスタートパケットに含まれ る下位12ビットのサイクルスタートデータXを受信し たときに、内蔵サイクルタイムカウンタ53の値を受信 サイクルタイムレジスタ52の値で書き換える場合につ いて説明したが、同期データパケットを構成するパケッ トデータの中からタイムスタンプデータを抽出し、抽出 されたタイムスタンプデータ毎に書き換え処理を行うよ うにしてもよい。

### [0019]

\*【発明の効果】この発明によれば、擬似的同期方式において、各ノード毎に設けられたクロック発振回路の発振 周波数のずれによって生じるカウント値の飛び越しを無くし、データを正確に再現することができるという優れた効果を奏する。

10

#### 【図面の簡単な説明】

【図1】 図2の受信ノードの詳細構成を示す図。

【図2】 この発明に係るデータ伝送方式の一実施の形態の全体構成を示す概略プロック図。

10 【図3】 この発明に係るデータ伝送方式によって伝送されるデータの構成例を示す図。


【図4】 図1の受信サイクルタイムレジスタ、内蔵サイクルタイムカウンタ及びサイクルタイムレジスタの関係を示す図。

【図5】 時間経過における受信サイクルタイムレジスタ、内蔵サイクルタイムカウンタ及びサイクルタイムレジスタのそれぞれの値の変化の様子を示す図。


#### 【符号の説明】

10 送信側ノード、11…データ生成回路、12…送 20 信データバッファ、13…カウンタ回路、14…ネットワークインターフェイス、20…受信側ノード、21…データ生成回路、22…受信データバッファ、23…クッロク生成回路、24…ネットワークインターフェイス、30,40…他のノード、90…通信ネットワーク、51…サイクルタイム抽出回路、52…受信サイクルタイムレジスタ、53…内蔵サイクルタイムカウンタ、54…サイクルタイムレジスタ、55…データ分離回路、56…タイムスタンプレジスタ、57…比較回路、58…ゲート回路、59…検出回路、5A…フリップロップ回路、61…位相差検出回路、62…VCO、63…分周回路、71…読み出し制御回路、72…D/A変換回路


### 【図2】




【図1】



【図3】



【図4】



. . . .

【図5】

